Intel mostra la sua nuova architettura di interconnessione per lo xeon skylake

Lo scorso maggio è stata annunciata la nuova famiglia di processori Intel Xeon basata sulla microarchitettura Skylake-SP, questi chip impiegheranno ancora tempo per raggiungere il mercato, ma è già stata mostrata una delle loro tecnologie chiave, una nuova architettura di interconnessione tra i suoi elementi che È progettato per offrire un'elevata larghezza di banda con bassa latenza e grande scalabilità.

Nuovo bus di interconnessione in Skylake-SP

Akhilesh Kimar, architetto del progetto Skylake-SP, afferma che la progettazione di processori multi-chip sembra un compito semplice ma che è molto complicata a causa della necessità di realizzare un'interconnessione molto efficiente tra tutti i suoi elementi. Questa interconnessione deve consentire ai core, all'interfaccia di memoria e al sottosistema I / O di comunicare in modo molto rapido ed efficiente in modo che il traffico di dati non riduca le prestazioni.

Nelle generazioni precedenti di Xeon, Intel ha utilizzato un'interconnessione ad anello per unire tutti gli elementi del processore, aumentando il numero di core in larga misura, questo design ha smesso di essere efficiente a causa di limitazioni come la necessità di passare il dati per "una lunga strada". Il nuovo design che debutta nella nuova generazione di processori Xeon offre molti più modi in cui i dati possono viaggiare in modo molto più efficiente.

Il nuovo bus di interconnessione Intel rende tutti gli elementi del processore organizzati in righe e colonne fornendo percorsi diretti tra tutte le parti di un processore multi-chip e quindi consente una comunicazione molto efficiente e veloce, ovvero raggiunge elevata larghezza di banda e bassa latenza. Questo design ha anche il vantaggio di essere altamente modulare, rendendo semplice realizzare chip molto grandi con un gran numero di elementi senza compromettere la comunicazione tra di loro.

Fonte: hothardware