Tiger Lake: 10nm chip pack 50% in più di cache L3

Tiger Lake-U presenterà un aumento del 50% della capacità della cache L3, che passerà da 8 MB a 12 MB, a causa della pubblicazione di un dump del processore da parte di @ InstLatX64 su Twitter. Ciò significa un aumento fino a 3 MB di cache L3 per core.

Tiger Lake-U presenterà un aumento del 50% della capacità della cache L3

Come previsto, il modello Tiger Lake-U è un processore a 4 core con HyperThreading. L'immagine pubblicata rivela anche che il campione di ingegneria funziona a 3, 4 GHz, una frequenza rispettabile per un modello di pre-produzione.

L'immagine contiene anche un gruppo di flag che rappresentano i set di istruzioni supportati. Conferma il supporto di AVX-512 come Sunny Cove, ma non sembra avere il flag avx512_bf che ci si aspetterebbe se avesse supportato bfloat16 come i processori Cooper Lake Xeon dall'inizio del prossimo anno.

Il dump mostra che il Tiger Lake-U quad-core ha 12 MB di cache L3 totale, con un aumento del 50%. Ciò si adatta alla riprogettazione della cache che Intel ha rivelato per Willow Cove, il core della CPU di Tiger Lake, sebbene la riprogettazione della cache probabilmente comporterà cambiamenti maggiori di un semplice aumento delle dimensioni. Ad esempio, una cache più grande ha una latenza più alta, quindi è probabile che ci sia una regolazione inferiore al capo.

Tiger Lake uscirà il prossimo anno. Questi processori presenteranno anche la grafica integrata 'Xe' Gen12, che avrà una nuova funzione di visualizzazione e un importante aggiornamento del set di istruzioni. Vi terremo informati.

Carattere Tomshardware